#### PATENT ABSTRACTS OF JAPAN

(11)Publication number:

63-202943

(43)Date of publication of application: 22.08.1988

(51)Int.Cl.

H01L 21/92

(21)Application number: 62-036467

(71)Applicant :

**NEC CORP** 

(22)Date of filing:

18.02.1987

(72)Inventor:


HIRANO YOSHIYUKI

## (54) MANUFACTURE OF SEMICONDUCTOR DEVICE

#### (57)Abstract:

PURPOSE: To prevent the generation of cracks in a semiconductor chip due to the stepped section of the surface, and to improve quality and reliability by forming a bump with the flat surface.

CONSTITUTION: A predetermined pattern electrode 3 consisting of a metal such as AI is shaped onto a semiconductor substrate 1 through an insulating film 2; an insulating film 4 for passivation coating the electrode 3 is formed; an opening section for connection is shaped to the upper section of the electrode 3; and metallic layers 5, 6 for adhesion and for preventing a diffusion composed of at least two layers coating the exposed surface of the electrode 3 are formed. A bump 7 with the flat surface is shaped by a photolithographic method with a plating solution, to which at least a surface active agent is added, and with ACs or pulse waveform applied currents. Accordingly, the deterioration of the quality and reliability of a semiconductor device due to the generation of cracks, etc. is prevented.



#### LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

## ⑩ 日本国特許庁(IP)

① 特許出願公開

# ⑩ 公 開 特 許 公 報 (A)

昭63-202943

@Int Cl.4 H 01 L 21/92 識別記号

庁内整理番号

43公開 昭和63年(1988)8月22日

F - 6708 - 5F

審査請求 未請求 発明の数 1 (全5頁)

69発明の名称 半導体装置の製造方法

> ②特 願 昭62-36467

22出 願 昭62(1987)2月18日

平野 四発 明 者

芳 行

東京都港区芝5丁目33番1号 日本電気株式会社内

東京都港区芝5丁目33番1号

の出 願 人 日本電気株式会社

砂代 理 弁理士 内 原 人 晋

発明の名称

半導体装置の製造方法

### 特許請求の範囲

半導体基板表面に第1の絶縁膜を介して所定の パターンの第1の導体層を形成する工程、該第1 の導体層上に第2の絶縁膜を形成する工程、該第 2の絶縁膜の前記第1の導体層上の部分を開孔し て接続用の窓を形成する工程、該窓を覆う接着用 及び拡散防止用を含む少くとも二層の第2の導体 層を形成する工程及び袋面活性剤を少くとも含む メッキ液により前記第2の導体層上に突起電極を 形成する工程を含み、表面が平坦な前記突起電板 を形成することを特徴とする半導体装置の製造方 法.

発明の詳細な説明

〔産業上の利用分野〕

本発明は半導体装置の製造方法に関する。 〔従来の技術〕

従来の半導体装置では、パッド電極上にパッシ ペーション膜の窓を介して形成した突起電極(以 降パンプと称す)は、第5図に示すような構造と なっていた。

この従来例は、半導体基板1上に絶縁膜2を介 して A ℓ を主成分とする厚さ 1 μ m 程度の所定の パターンの電極3を形成し、電極3の周辺部を覆 いかつ接続用開孔部を有する厚さ0.5μm程度 の絶縁膜4からなるパッシベーション膜を形成 し、バンプア"と電極3との接着用及び電極3の A ℓ とバンプ金属である金との相互拡散を防止す る拡散防止用金属5及び6を順次形成し、更に、 ホトリソグラフィ法と金などの電解メッキにより バンアフ"を形成した後バンプフ"をマスクとし て金属層 5 及び 6 を除去する。このバンプの構造 は、ホトリソグラフィ法に用いるホトレジスト膜 の厚さにもよるが、一般にマッシュルーム形にな る。しかし、このバンプ7"の表面の中央部は、

絶縁膜4の膜厚分の段差により、周辺部より凹み、 しかもこの凹みは金のメッキなどのつきまわり性 から絶縁膜4の膜厚よりも大きくなるのが普通で ある。

ここで、接着用及び拡散防止用金属層 5 及び 6 は、各層の厚さが 1 0 0 0 A 程度の TiーP d 層等の 二層の 他、 CrーCuーAu 層のような三層のものでも良い。

[発明が解決しようとする問題点]

- 3 -

る。

## 〔実施例〕

次に、本発明の実施例について図面を参照して説明する。

第1図は本発明の半導体装置の第1の実施例を 説明するための半導体チップの断面図である。

又、これを防止するために従来、バンプを絶縁 膜の段差の内側に形成するという方法が考えられたが、バンプをマスクとした接着用及び拡散防止 用金属層をエッチングするときにその下の電極3 の表面が露出してエッチング液によりおかれることがあるため、そのままでは問題が多く、そを解決しようとするとホトリソグラフィエ程を強いする等により製造工程が非常に長くなり生産効率が基しく低下するという欠点があった。

#### [問題点を解決するための手段]

本発明の半導体装置の製造方法は、半導体基板 表面に第1の絶縁膜を介してのが第1の海体層を形成する工程、該第1の純緑膜を形成する工程、該第2の純緑原の 第2の純緑膜を形成する工程、該第2の純緑原の 前記第1の導体層上の部分を開えして接続用の を形成する工程、該窓を覆う接着用及び拡散の 上層の第2の海体層を形成はする 工程及び表面活性剤を少くともを形成するより 前記第2の導体層上に突起電極を形成して を含み、表面が平坦な前記突起電極を形成して

- 4 -

ここで、バンプ 7 の表面に金属層 8 形成したのは、表面活性剤を添加したメッキ液と交流又はパルス波形の印加電流とによって形成したバンプ 7 は表面が滑らかで光沢がありしかも硬度が高く直接ボンディングしにくいので、ボンディングが良好に出来るようにしたためである。

第2団は本発明の半導体装置の第2の実施例を 説明するための半導体チップの断面図である。

この実施例による半導体装置は、第1図の半導体装置と同様に半導体基板1上に順次、絶縁膜2,電極3及びパッシベーション用の絶縁膜4を形成し、接着用及び拡散防止用金属層5,及び6,を形成し、更に第1の実施例と同様の方法により表面の平坦なパンプ7,を形成し、パンプ7,表面にボディングを良好にする金属層8a,及び6、形成形成した後パンプ7,をマスクとして、形成する。

ここで、バンプ 7 ′ 表面の金属層を 8 a ′ 及び 8 b ′ を二層にしているのは、ボンディングの時

- 6 -

の熟処理等によって金属圏 8 b ′ とバンプ 7 ′ と が相互拡散するのを防止するためである。

第3図(a)~(c)は本発明の半導体装置の製造方法の一実施例を説明するための工程順に示した半導体チップの断面図である。

この実施例では、先ず、第3図(a)に示すように、半導体基板1表面上に絶縁膜2を介しし形でのパターンの例えばA & からなる電極3をでしている。に接続用の開刊部を設けた後例えばCrーC u 以接続用の開刊部を設けた後例えばCrーC u 以底層5及び6を1000~2000人の厚さに形成する。ここで、金属層5及び6は、必ずした、二層に限るもんでいれば、二層以上になっても良い。

次に、第3図(b)に示すよう、絶縁膜4の開 孔部より広い窓を有する所定のパターンのホトレ ジスト膜9を形成する。

次に、第3図(c)に示すように、ホトレジス

- 7 -

置の第1の実施例ができる。

従って、本発明では、例えばバンプ金属を光沢のある金を20μm程度、そして表面金属層を無光沢の硬度の低い金というメッキ条件の異なる二層構造のものやバンプ金属を銅とし、表面金属層をハンダまたは金とするような構造ものが可能になる。

#### 〔発明の効果〕

以上説明したように本発明は、表面の平坦なバンプを形成することにより、表面段差による半導体チップのクラック発生を防止して品質・信頼性を非常に改善すると共にバンプとバンプ表面の金麗層との光沢・硬度を変えたりあるいは材料そのものを変えるなどしてボンディングが良好に出来でしかもコストが安いバンプ等、目的に応じた柔軟性のあるバンプ構造を実現できるという効果がある。

#### 図面の簡単な説明

第1図及び第2図はそれぞれ本発明の半導体装

ト膜9をマスクとしま面活性剤を添加 やはパルスをで発面が平坦なバンプ7を20μmを で形成する。ここで、メッキ液としして の厚さで形成する。ここで、メッキ液として の見ば倒メッキの場合、基本的には、通常の のと硫酸とを含む銅メッキ液にボリオキシプロピレングリコール等の 表面が 性剤及び2ーメルカプトベングチマゾールーSー 性剤及び2ーメルカプトベン質含有化合物 で変含有化合物などを 添加したものを使用する。

第4図はバンプ表面の段差もの表面活性剤の添加量に対する依存性を示す特性図である。

これは、電流密度を一定として行なったもので、表面活性剤の添加量が 1.0 m M (ミリモル)程度で、バンプの表面がほぼ平坦になっている。

最後に、バンプマの表面にボンディングを良好にする 1 μ m 程度の厚さの金属層 8 を形成した後パンプマをマスクとしてホトレジスト膜9. 金属 層 6 及び 5 を順次除去すれば、本発明の半導体装

- 8 -

置の第1及び第2の実施例を説明するための半導体チップの断面図、第3図(a)~(c)は本発明の半導体装置の製造方法の一実施例を説明するための工程順に示した半導体チップの断面図、第4図はバンプ表面の段差もの表面活性剤の添加量に対する依存性を示す特性図、第5図及び第6図はそれぞれ従来の半導体装置の一例及びその使用例を示す断面図である。

1 … 半導体基板、 2 … 純緑膜、 3 … 電極、 4 … 絶緑膜、 5 , 5 ′ , 6 , 6 ′ … 金属層、 7 , 7 ′ , 7 ″ … パンプ、 8 , 8 a ′ , 8 b ′ … 金属層、 9 … ホトレジスト膜、 1 0 … リード、 1 1 … クラッ ク、 t … 段差。

代理人 弁理士 内 原



